| 显示联大系统河南理工大学FPGA 原理与应用所有答案 |
|
[填空题,4分] 现代电子系统设计领域中的EDA采用（）的设计方法。
|
答案是：自顶向下
|
|
[填空题,4分] 描述测试信号的变化和测试工程的模块叫做（）。
|
答案是：测试平台testbench
|
|
[填空题,4分] 目前Xilinx公司生产的FPGA主要采用了（）配置存储器结构。
|
答案是：SRAM
|
|
[填空题,4分] （）仿真是布局布线后进行的后仿真，仿真时考虑了布线延时，和芯片实际的工作情况更加接近。
|
答案是：时序
|
|
[填空题,4分] （）仿真是对综合后的网表进行的仿真，它验证设计模块的基本逻辑功能，但不带有布局布线后产生的时序信息，是理想情况下的验证。
|
答案是：功能
|
|
[填空题,4分] （）仿真是对设计输入的规范检测，这种仿真通过只能表示编译通过，说明设计满足一定的语法规范，但不能保证设计功能满足期望。
|
答案是：行为
|
|
[填空题,4分] 系统仿真分为（）、（）和（）。
|
答案是：行为仿真、功能仿真、时序仿真
|
|
[填空题,4分] 按仿真电路描述级别的不同，HDL仿真器分为（）仿真、（）仿真、（）仿真和门级仿真。
|
答案是：系统级、行为级、RTL级
|
|
[填空题,4分] EDA软件工具大致可以由五个模块构成，分别是设计输入编辑器、（）、（）、（）和（）。
|
答案是：HDL综合器、仿真器、适配器或布局、布线器、下载器
|
|
[填空题,4分] HDL综合器就是逻辑综合的过程，把可综合的VHDL/VerilogHDL转化成硬件电路时，包含了三个过程，分别是（）、（）、（）。
|
答案是：转化、优化、映射
|
|
[填空题,4分] IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为（）。
|
答案是：软IP
|
|
[填空题,4分] 将硬核和固核作为（）IP核，而软核作为（）IP核。
|
答案是：硬、软
|
|
[填空题,4分] SOC系统又称为（）系统。SOPC系统又称为（）系统。
|
答案是：片上系统、可编程片上系统
|
|
IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为（）IP。
|
答案是：软
|
|
将硬件描述语言转化为硬件电路的过程称为（）。
|
答案是：综合
|
|
基于硬件描述语言的数字系统设计目前最常用的设计方法称为（）设计法。
|
答案是：自顶向下
|
|
设计输入完成之后，应立即对文件进行（）。
|
答案是：编译
|
|
在EDA工具中，能完成在目标系统器件上布局布线的软件称为（）。
|
答案是：适配器
|
|
FPGA/CPLD有如下设计步骤：①原理图/HDL文本输入、②适配、③功能仿真、④综合、⑤编程下载、⑥硬件测试，正确的设计顺序是①（）⑤⑥。
|
答案是：③④②
|
|
一般把EDA技术的发展分为（）个阶段。
|
答案是：3
|
|
下列是EDA技术应用时涉及的步骤：A.原理图/HDL文本输入;B.适配;C.时序仿真;D.编程下载;E.硬件测试;F.综合请选择合适的项构成基于EDA软件的FPGA/CPLD设计流程：A→___F___→___B__→______→D→__
|
答案是：C
|
|
VHDL源程序的文件名应与()相同，否则无法通过编译。
|
答案是：实体名
|
|
VHDL的数据对象包括()、常量和信号，它们是用来存放各种类型数据的容器。
|
答案是：变量
|
|
EDA设计输入主要包括图形输入、()和状态机输入。
|
答案是：HDL文本输入
|
|
EDA设计流程包括设计输入、设计实现、实际设计检验和()四个步骤。
|
答案是：下载编程
|
|
函数和过程有什么区别？
|
答案是：子程序有两种类型，即过程（PROCEDURE)和函数（FUNCTION)。它们的区别在于：过程的调用可以通过其界面获得多个返回值，而函数只能返回一个值；在函数入口中，所有参数都是输入参数，而过程有输入参数、输出参数和双向参数；过程一般被看作一种语句结构，而函数通常是表达式的一部分；过程可以单独存在，而函数通常作为语句的一部分调用。
|
|
在VHDL的端口声明语句中，端口方向包括()
|
答案是：in、out、buffer、inout、linkage。“BUFFER”为缓冲端口，与OUT类似，只是缓冲端口允许实体内部使用该端口信号，它可以用于输出，也可以用于端口信号的反馈。当一个结构体用“BUFFER”说明输出端口时，与其连接的另一个结构体的端口也要用BUFFER说明。以“LINKAGE”定义的端口不指定方向，无论哪个方向的信号都可以连接。
|
|
WHENELSE条件信号赋值语句和IF_ELSE顺序语句的异同
|
答案是：*WHENELSE条件信号赋值语句中无标点，只有最后有分号；必须成对出现；是并行语句，必须放在结构体中。 *IF_ELSE顺序语句中有分号；是顺序语句，必须放在进程中
|
|
简述FPGA的结构
|
答案是：FPGA由可编程逻辑块（CLB）、输入/输出模块（IOB）及可编程互连资源（PIR）等三 种可编程电路和一个SRAM结构的配置存储单元组成。 1)可编程逻辑块（CLB）:主要由逻辑函数发生器、触发器、数据选择器等电路组成。 2)输入/输出模块（IOB）:主要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓 冲器组成，每个IOB控制一个引脚，它们可被配置为输入、输出或双向I/O功能。 3)可编程互连资源（PIR）:由许多金属线段构成，这些金属线段带有可编程开关，通过 自动布线实现各种电路的连接。实现FPGA内部的CLB和CLB之间、CLB和IOB之间的连 接。
|
|
设a=1b1′，b=3b101′，c=4b1010′则X={a，b，c}的值的等于（）
A.7′b1101100
B.8′b10101011
C.8′b11010101
D.8′b11011010
|
答案是：D.8′b11011010
|
|
将设计的系统按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程，称为（）。
A.设计的输入
B.设计的输出
C.仿真
D.综合
|
答案是：A.设计的输入
|
|
一般把EDA技术的发展分为（）个阶段。
A.2
B.3
C.4
D.5
|
答案是：B.3
|
|
设计输入完成之后，应立即对文件进行（）。
A.编译
B.编辑
C.功能仿真
D.时序仿真
|
答案是：A.编译
|
|
VHDL是在（）年正式推出的。
A.1983
B.1985
C.1987
D.1989
|
答案是：B.1985
|
|
VerilogHDL是在（）年正式推出的。
A.1983
B.1985
C.1987
D.1989
|
答案是：A.1983
|
|
基于硬件描述语言的数字系统设计目前最常用的设计方法称为（）设计法。
A.自底向上
B.自顶向下
C.积木式
D.顶层
|
答案是：B.自顶向下
|
|
在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件为（）。
A.仿真器
B.综合器
C.适配器
D.下载器
|
答案是：B.综合器
|
|
在EDA工具中，能完成在目标系统器件上布局布线的软件称为（）。
A.仿真器
B.综合器
C.适配器
D.下载器
|
答案是：C.适配器
|
|
下列运算符优先级最高的是（）。
A.！
B.+C：&
C.{}
D.都不对
|
答案是：A.！
|
|
可编程逻辑器件PLD属于（）电路。
A.半用户定制
B.全用户定制
C.自动生成
D.非用户定制
|
答案是：A.半用户定制
|
|
不属于PLD基本结构部分的是（）。
A.与门阵列
B.输入缓存
C.与非门阵列
D.或门阵列
|
答案是：C.与非门阵列
|
|
任VerilogHDL的标识符使用字母的规则是（）。
A.大小写相同
B.大小写不同
C.只允许大写
D.只允许小写
|
答案是：B.大小写不同
|
|
操作符是VerilogHDL预定义的函数命名，操作符是由（）字符组成的。
A.1
B.2
C.3
D.1～3
|
答案是：D.1～3
|
|
在VerilogHDL模块中，task语句类似高级语言中的（）。
A.函数
B.常数
C.变量
D.子程序
|
答案是：D.子程序
|
|
在VerilogHDL模块中，函数调用时返回一个用于（）的值。
A.表达式
B.输出
C.输入
D.程序包
|
答案是：A.表达式
|
|
VerilogHDL中的always语句中的语句是（）语句。
A.串行
B.顺序
C.并行
D.顺序或并行
|
答案是：B.顺序
|
|
嵌套的if语句，其综合结果可实现（）。
A.条件相与的逻辑
B.条件相或的逻辑
C.条件相异或的逻辑
D.三态控制电路
|
答案是：A.条件相与的逻辑
|
|
嵌套的使用if语句，其综合结果可实现（）。
A.带优先级且条件相与的逻辑电路
B.双向控制电路
C.三态控制电路
D.条件相异或的逻辑电路
|
答案是：A.带优先级且条件相与的逻辑电路
|
|
下列哪个FPGA/CPLD设计流程是正确的（）。
A.原理图/HDL文本输入->功能仿真->综合->适配->编程下载->硬件测试
B.原理图/HDL文本输入->适配->综合->功能仿真->编程下载->硬件测试
C.原理图/HDL文本输
|
答案是：A.原理图/HDL文本输入->功能仿真->综合->适配->编程下载->硬件测试
|
|
逻辑器件（）属于非用户定制电路。
A.逻辑门
B.PROM
C.PLA
D.GAL
|
答案是：A.逻辑门
|
|
下面既是并行语句又是串行语句的是（）
A.变量赋值
B.信号赋值
C.PROCESS语句
D.WHEN…ELSE语句
|
答案是：C.PROCESS语句
|
|
不完整的IF语句，其综合结果可实现__。
A.时序逻辑电路
B.组合逻辑电路
C.双向电路
D.三态控制电路
|
答案是：A.时序逻辑电路
|
|
状态机编码方式中，其中___占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态。
A.一位热码编码
B.顺序编码
C.状态位直接输出型编码
D.格雷码编码
|
答案是：A.一位热码编码
|
|
大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__。
A.FPGA全称为复杂可编程逻辑器件；
B.FPGA是基于乘积项结构的可编程逻辑器件；4
C.基于SRAM的FPGA器件，在每次上电后
|
答案是：C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
|
|
下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：()
A.原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计
B.原理图输入设计方法一般是一种自底向上的设计方法
C.原理图输入设计方法无法对电路进行功能
|
答案是：B.原理图输入设计方法一般是一种自底向上的设计方法
|
|
在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是：____
A.PROCESS为一无限循环语句
B.敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动
C.当前进程中声明的变量不可用于
|
答案是：D.进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成
|
|
任VerilogHDL的端口声明语句中，用（）关键字声明端口为双向端口
A.inout
B.INOUT
C.BUFFER
D.buffer
|
答案是：A.inout
|
|
用VerilogHDL的assign语句建模的方法一般称为（）方法。
A.连续赋值
B.并行赋值
C.串行赋值
D.函数赋值
|
答案是：A.连续赋值
|
|
IP核在EDA技术和开发中具有十分重要的地位，IP是指（）。
A.知识产权
B.互联网协议
C.网络地址
D.都不是
|
答案是：A.知识产权
|
|
在verilogHDL的always块本身是（）语句
A.顺序
B.并行
C.顺序或并行
D.串行
|
答案是：B.并行
|
|
目前为：
2/4
页
首页 上页 下页 尾页
|
