3.为什么在 Verilog 语言中，其综合只支持次数确定的循环，而不支持次数不确定的循环？试题答案

王老师：19139051760(微信同号) 13333709510

联大青书学堂文才和学现代兴业安徽教育在线超星弘成广东开放大学国家开放大学上海开放大学含弘慕课

教育服务

成人高校
成考录取分数线
我要提升学历
提升学历的理由：
升职加薪、积分落户、考研、公务员考试、子女入学、出国留学

成人高考报名入口

本题添加时间：2023/4/3 12:59:00
圆梦客服：王老师 19139051760(微信同号) 19139051760(微信同号)
3.为什么在 Verilog 语言中，其综合只支持次数确定的循环，而不支持次数不确定的循环？
答案是:答：这是因为，在Verilog语言中，它是为电路设计而设计的一门语言，它与高级语言不同，若循环的次数不确定，则会带来不确定的延迟，而这在电路中是不允许存在的，故综合只能支持次数确定的循环，即对于一个具体的芯片，其延迟只是一个定值。出自武汉科技大学计算机科学与技术学起plus弘成系统武汉科技大学
更多试题>>>> 1、2在进程中什么情况下综合为时序电路？什么情况下综合为组合电路？ 2、1.怎样理解在进程语句中，阻塞语句没有延迟这句话？ 3、5.两个进程之间是。而在 Always 中的语句则是。 4、4.已知 x=4’b1001,y=4’0110,则 x 的 4 位补码为，而 y 的 4 位的补码为 . 5、3在语句中至少要有一条语句.